La généralisation des systèmes permettant l'exécution de threads en parallèle (en particulier les systèmes utilisant des processeurs multicore), a fait apparaître le besoin de permettre une programmation efficace utilisant des systèmes multi-threads : il faut qu'elle soit facile et optimise les ressources. C'est l'un des objets principaux du programme HPCS de la DARPA cité dans le BE Etats-Unis 61 (http://www.bulletins-electroniques.com/actualites/40713.htm).
Des chercheurs d'Intel ont proposé une implémentation "Transactional Memory" permettant un blocage de threads fin (une structure de données peut être accédée de façon concurrentielle par plusieurs threads dès lors que les items de la structure accédés sont différents) ; le programmeur regroupe dans une construction les opérations qui doivent s'effectuer de façon atomique. Ils ont produit des extensions introduisant une telle fonctionnalité pour les langages Java et C. Pour autant, ces extensions ne devraient pas être introduites dans les programmes existants : ils pourraient poser des problèmes d'intégration avec les autres mécanismes de blocage de thread. Par ailleurs, le langage qui émergera du programme HPCS offrira une telle fonctionnalité de "Transactional Memory" en standard ; les langages candidats Fortress, X10 et Chapel proposent tous les trois cette fonctionnalité.
Compiler and Runtime Support for Efficient Software Transactional Memory Ali-Reza Adl-Tabatabai, Brian T. Lewis, Vijay Menon, Brian R. Murphy, Bratin Saha1, Tatiana Shpeisman - http://redirectix.bulletins-electroniques.com/cnsEY
