Des chercheurs de l'Institut National pour la Science et la Technologie Industrielles (AIST)* et de l'école doctorale des sciences de l'information de l'université de Tohoku** ont développé conjointement une carte FPGA (Field Programmable Gate Array, circuit à logique reprogrammable) avec un module de chiffrement AES (Advanced Encryption Standard). Cette carte, baptisée SASEBO, est spécialisée dans l'étude des attaques par canal auxiliaire, c'est-à-dire les attaques au niveau physique sur un système de chiffrement. SASEBO a pour buts l'amélioration de la sécurité des produits chiffrant les données et l'aide aux procédures de standardisation internationales des nouveaux systèmes de mesure et d'évaluation des modules de chiffrement.
L'augmentation des vitesses de transfert et l'expansion des nouveaux produits des technologies de l'information (cartes sans contact, étiquettes RFID, téléphones portables, etc.) ont entraîné une augmentation considérable des échanges de données. Le chiffrement est employé dans bon nombre d'équipements pour empêcher ces données parfois sensibles d'être la cible de falsification ou d'être sujettes à des fuites, mais il n'est pas toujours facile de savoir si la solution a été mise en place correctement ou si elle est fiable.
L'IPA (l'agence japonaise de promotion des technologies de l'information) a donc mis en place en avril 2007 le JCMVP (Japan Cryptographic Module Validation Program), qui a pour mission de vérifier que les algorithmes de chiffrement sont correctement implémentés et que les données sensibles comme les clefs de chiffrement et les mots de passe sont suffisamment protégés contre les attaques potentielles.
Une mauvaise implémentation d'un algorithme de chiffrement peut donner indirectement des informations à un pirate informatique, qui peuvent être susceptibles de révéler à terme la clé de chiffrement du système. En effet, les attaques dites "par canal auxiliaire" utilisent des informations comme les ondes électromagnétiques dégagées par un circuit, sa consommation électrique ou même les bruits que produit l'unité de calcul en plein travail, pour trouver des informations sur la clé de chiffrement.
L'évaluation d'une bonne implémentation est difficile et les instituts de recherche ou université ont leurs propres outils pour évaluer leur système de chiffrement avant de le proposer à un organisme de certification, dont les équipements de tests peuvent également différer.
SASEBO a donc été créée dans le cadre de l'initiative "Evaluation Scheme for Physical Attacks on Cryptographic Modules" sponsorisée par le METI (Ministry of Economy, Trade, and Industry) afin de fournir un outil standard d'évaluation, à la fois aux organismes de certifications comme l'ISO mais aussi aux universités et centres de recherche. L'AIST a fait savoir qu'elle envisageait de distribuer sa carte SASEBO gratuitement aux universités japonaises et étrangères qui le souhaitaient, leur fournissant ainsi un outil déjà homologué comme sûr. En effet, la nouvelle carte FPGA est l'un des premiers matériels de chiffrement validés par le JCMVP et est aussi aux normes de sécurité internationales (ISO/IEC 19790).
Elle embarque des outils permettant de mesurer très précisément la consommation électrique et la forme des ondes électromagnétiques générées par le circuit de chiffrement afin d'aider à l'évaluation des nouveaux standards de sécurité pour le chiffrement. SASEBO utilise l'algorithme AES (parfois aussi appelé Rijndael) pour crypter et décrypter des données échangées avec l'ordinateur hôte.
Les détails de son architecture, les spécifications détaillées, les schémas de circuit et le code source de la carte sont disponibles gratuitement sur le site de SASEBO (voir les informations en fin d'article) afin de destiner la carte à être une plate-forme standard et fournir un environnement expérimental uniforme pour les universités japonaises et étrangères.
Les travaux futurs des chercheurs de l'AIST et de l'université de Tohoku sont de réaliser une version ASIC (Application Specific Integrated Circuit) de la carte où les FPGA seront remplacés par un circuit sur mesure où la logique est non modifiable.
* Chercheurs AIST : - Akashi SATOH - Kentaro IMAFUKU (Research Team for Physical Analysis) - Hideki IMAI (Research Center for Information Security Director)
